设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 105 106 107 108109110 111 112 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-11-9 19:52:06 | 显示全部楼层

给力！！！！

回复支持反对

发表于 2021-11-9 20:09:25 | 显示全部楼层

thanks

回复支持反对

发表于 2021-11-9 20:52:27 | 显示全部楼层

kankan

回复支持反对

发表于 2021-11-10 14:21:37 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-11-10 15:42:26 | 显示全部楼层

加油加油加油

回复支持反对

发表于 2021-11-11 10:22:14 | 显示全部楼层

:):):):):):)

回复支持反对

发表于 2021-11-11 16:35:59 | 显示全部楼层

0000000

回复支持反对

发表于 2021-11-11 20:28:26 | 显示全部楼层

学习一下

回复支持反对

发表于 2021-11-13 00:01:51 | 显示全部楼层

好好学习，天天向上

回复支持反对

发表于 2021-11-16 21:10:36 | 显示全部楼层

thanks

回复支持反对

1 ... 105 106 107 108109110 111 112 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-7 08:35 , Processed in 0.103462 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表