设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 99 100 101 102103104 105 106 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-8-19 17:30:49 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-8-20 10:54:43 | 显示全部楼层

thanks

回复支持反对

发表于 2021-8-21 00:04:05 | 显示全部楼层

谢谢贡献

回复支持反对

发表于 2021-8-21 03:17:09 | 显示全部楼层

干得好，真好！

回复支持反对

发表于 2021-8-23 13:46:34 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-8-24 14:22:35 | 显示全部楼层

kankan

回复支持反对

发表于 2021-8-24 14:27:18 | 显示全部楼层

好大风Joe啊哦i发觉为哦i佛i无法f

回复支持反对

prabakaran_vlsi

发表于 2021-8-25 03:14:29 | 显示全部楼层

Thanks for the files.

回复支持反对

发表于 2021-8-26 22:54:20 | 显示全部楼层

Thanks

回复支持反对

发表于 2021-8-26 23:24:24 | 显示全部楼层

xieixe

回复支持反对

1 ... 99 100 101 102103104 105 106 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-6 22:08 , Processed in 0.126709 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表