设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 100 101 102 103104105 106 107 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-8-31 10:44:57 | 显示全部楼层

感谢

回复支持反对

发表于 2021-8-31 18:07:24 | 显示全部楼层

跟着高手一起学习

回复支持反对

发表于 2021-9-1 03:06:28 | 显示全部楼层

:):):)

回复支持反对

小白菜观世界

发表于 2021-9-1 16:18:28 | 显示全部楼层

看看

回复支持反对

发表于 2021-9-2 00:44:02 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-9-3 10:26:46 | 显示全部楼层

感谢分享，内容不错

回复支持反对

统一鲜橙多

发表于 2021-9-3 10:39:30 | 显示全部楼层

看看

回复支持反对

发表于 2021-9-14 21:48:34 | 显示全部楼层

THANK A LOT.

回复支持反对

发表于 2021-9-14 23:12:22 | 显示全部楼层

1111111

回复支持反对

发表于 2021-9-15 11:09:33 | 显示全部楼层

看看！谢谢分享！

回复支持反对

1 ... 100 101 102 103104105 106 107 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-7 03:32 , Processed in 0.109907 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表