设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 96 97 98 99100101 102 103 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-7-20 15:11:04 | 显示全部楼层

好的

回复支持反对

发表于 2021-7-20 23:05:14 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-7-22 00:21:17 | 显示全部楼层

thanks

回复支持反对

发表于 2021-7-22 06:27:46 | 显示全部楼层

学习了，拜谢。

回复支持反对

发表于 2021-7-22 09:08:53 | 显示全部楼层

发到付个梵蒂冈的规划

回复支持反对

套马的汉子

发表于 2021-7-23 22:08:44 | 显示全部楼层

看看

回复支持反对

发表于 2021-7-23 23:02:33 | 显示全部楼层

thank you very much

回复支持反对

发表于 2021-7-23 23:37:29 | 显示全部楼层

学习一下

回复支持反对

发表于 2021-7-24 07:52:26 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-7-25 19:44:58 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 96 97 98 99100101 102 103 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-6 21:48 , Processed in 0.167229 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表