设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 8051核源码 Verilog

1 ... 3 4 5 6 789 10 11 12 ... 17 / 17 页下一页

返回列表发新帖

楼主: markkknd

8051核源码 Verilog

发表于 2010-3-3 23:21:56 | 显示全部楼层

这么强！！

回复支持反对

发表于 2010-3-14 11:49:52 | 显示全部楼层

good thanks

回复支持反对

发表于 2010-3-14 12:21:02 | 显示全部楼层

感謝~~~

回复支持反对

发表于 2010-3-14 12:31:16 | 显示全部楼层

這是opencores 的8051 core

回复支持反对

发表于 2010-3-15 17:40:44 | 显示全部楼层

thank you very much

回复支持反对

发表于 2010-3-22 15:19:10 | 显示全部楼层

thanks

回复支持反对

发表于 2010-4-6 16:31:22 | 显示全部楼层

如鱼得水啊

回复支持反对

发表于 2010-4-14 09:15:03 | 显示全部楼层

Thank you very much.

回复支持反对

发表于 2010-4-15 19:40:25 | 显示全部楼层

Thank you~!!

回复支持反对

发表于 2010-4-25 10:06:07 | 显示全部楼层

这个事入门之经典

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-3 07:43 , Processed in 0.131253 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表