设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 8051核源码 Verilog

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

楼主: markkknd

8051核源码 Verilog

发表于 2010-7-27 16:39:14 | 显示全部楼层

Good Job

回复支持反对

发表于 2010-8-2 12:40:44 | 显示全部楼层

学习一下

回复支持反对

发表于 2010-8-4 21:39:39 | 显示全部楼层

thanks

回复支持反对

发表于 2010-8-9 14:24:51 | 显示全部楼层

学习了……

回复支持反对

发表于 2010-8-9 14:27:58 | 显示全部楼层

1. TSMC/Artisan memory compiler 90n for single port RAM

2. TSMC 90n analog files for use with cadence (calibre, assura, models, streams, ...)

回复支持反对

发表于 2010-8-9 14:33:09 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-8-14 22:48:37 | 显示全部楼层

mei qian le

回复支持反对

发表于 2010-8-15 23:30:21 | 显示全部楼层

感謝分享!!!

回复支持反对

发表于 2010-8-23 08:25:48 | 显示全部楼层

i need it
thanks

回复支持反对

发表于 2010-8-27 12:19:42 | 显示全部楼层

thanks

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 23:55 , Processed in 0.132437 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表