设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 8051核源码 Verilog

1 234 5 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

楼主: markkknd

8051核源码 Verilog

发表于 2007-11-11 22:55:11 | 显示全部楼层

tks ，正在找

回复支持反对

发表于 2007-11-16 10:09:25 | 显示全部楼层

太好拉

我就想写一个呢！！！

回复支持反对

发表于 2007-11-16 10:12:36 | 显示全部楼层

好东西啊

回复支持反对

发表于 2008-4-8 16:54:08 | 显示全部楼层

好東西!

回复支持反对

发表于 2008-5-2 20:32:45 | 显示全部楼层

8051，太老了啊

回复支持反对

发表于 2008-5-16 06:33:49 | 显示全部楼层

Is it from OpenCore?

回复支持反对

发表于 2008-5-19 11:07:13 | 显示全部楼层

下来学习学习，呵呵

回复支持反对

发表于 2008-5-19 19:44:12 | 显示全部楼层

肯定又是opencore上的东西

回复支持反对

发表于 2008-5-19 20:34:04 | 显示全部楼层

谢谢了！！！！！

回复支持反对

发表于 2008-5-22 10:45:08 | 显示全部楼层

hao hao hao

回复支持反对

1 234 5 6 7 8 9 10 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 20:23 , Processed in 0.095721 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表