设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Practical Guide to Simulation & Synthesis in Verilog

1 2 345 6 / 6 页下一页

返回列表发新帖

楼主: sfengyu

Practical Guide to Simulation & Synthesis in Verilog

发表于 2006-6-19 23:28:50 | 显示全部楼层

Practical Guide to Simulation & Synthesis in Verilog

ding ....

回复支持反对

发表于 2006-7-23 19:19:10 | 显示全部楼层

xiale haoa

回复支持反对

发表于 2006-7-23 20:49:04 | 显示全部楼层

re

非常感谢非常感谢

回复支持反对

发表于 2006-7-23 21:21:22 | 显示全部楼层

Re

xiexie,hao tongzhi

回复支持反对

发表于 2006-10-12 10:13:59 | 显示全部楼层

ｋｌｕｗｅｒ出版的好书，本来有了又下载了一次：（

回复支持反对

发表于 2006-10-12 10:50:18 | 显示全部楼层

hao~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

回复支持反对

发表于 2006-10-12 20:58:55 | 显示全部楼层

赞一个，顶上去

回复支持反对

发表于 2007-1-27 02:18:20 | 显示全部楼层

挺好的资料

回复支持反对

发表于 2007-3-20 13:21:02 | 显示全部楼层

Verilog Quickstart

回复支持反对

发表于 2007-5-15 13:18:46 | 显示全部楼层

好楼主呀。

回复支持反对

1 2 345 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 16:46 , Processed in 0.142106 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表