设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog三段式状态机

1 ... 4 5 6 7 8910 11 12 13 / 13 页下一页

返回列表发新帖

楼主: stevean

[资料] Verilog三段式状态机

发表于 2014-1-24 17:26:32 | 显示全部楼层

Verilog三段式状态机

回复支持反对

发表于 2014-1-24 19:31:54 | 显示全部楼层

太好了謝謝[ˊ

回复支持反对

发表于 2014-1-24 19:32:39 | 显示全部楼层

謝謝您

回复支持反对

发表于 2014-1-24 19:48:50 | 显示全部楼层

正在调一个200MHz的16状态状态机，快要疯了...

回复支持反对

发表于 2014-1-25 16:01:02 | 显示全部楼层

shoucang

回复支持反对

发表于 2014-4-10 14:11:48 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2014-8-4 17:09:25 | 显示全部楼层

资料非常好，内容全面，学习了。谢谢

回复支持反对

发表于 2014-8-4 22:07:54 | 显示全部楼层

看看先

回复支持反对

发表于 2014-12-20 23:22:04 | 显示全部楼层

多谢分享~~

回复支持反对

发表于 2014-12-28 12:36:06 | 显示全部楼层

好东西，谢谢

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 02:08 , Processed in 0.151132 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表