设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog三段式状态机

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: stevean

[资料] Verilog三段式状态机

发表于 2012-10-20 21:07:26 | 显示全部楼层

下载看看，谢谢

回复支持反对

发表于 2012-10-27 10:00:26 | 显示全部楼层

正需要这个呢，谢谢楼主

回复支持反对

发表于 2012-10-27 13:49:16 | 显示全部楼层

thanks

回复支持反对

发表于 2012-12-24 18:10:14 | 显示全部楼层

谢谢楼主分享！！！

回复支持反对

发表于 2012-12-24 18:10:50 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2012-12-24 21:32:50 | 显示全部楼层

学习了，谢谢

回复支持反对

发表于 2012-12-24 21:43:33 | 显示全部楼层

分成3个always块写吧，不知道具体编译成电路会有何区别

回复支持反对

发表于 2012-12-25 09:29:20 | 显示全部楼层

good share !!!

回复支持反对

发表于 2012-12-25 12:03:14 | 显示全部楼层

谢谢分享哦

回复支持反对

发表于 2013-1-7 17:58:07 | 显示全部楼层

下来看看。。。。

回复支持反对

1 2 3 4 567 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 15:08 , Processed in 0.141319 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表