设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog三段式状态机

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: stevean

[资料] Verilog三段式状态机

发表于 2011-9-23 12:11:23 | 显示全部楼层

看看！

回复支持反对

发表于 2011-10-11 09:32:48 | 显示全部楼层

zhegbucuoa

回复支持反对

发表于 2011-10-11 12:14:53 | 显示全部楼层

基础，好好复习一下

回复支持反对

这么近那么远

发表于 2011-10-26 14:41:44 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-12-6 09:37:04 | 显示全部楼层

试着写写！多谢分享！

回复支持反对

发表于 2011-12-6 10:07:52 | 显示全部楼层

下载看看。

回复支持反对

发表于 2011-12-6 11:16:31 | 显示全部楼层

哦原来如此

回复支持反对

发表于 2011-12-8 02:42:54 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-12-8 08:09:56 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2012-2-4 17:16:16 | 显示全部楼层

下来看看

回复支持反对

1 2 345 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:59 , Processed in 0.096979 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表