设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog三段式状态机

1 ... 5 6 7 8 9 101112 13 / 13 页下一页

返回列表发新帖

楼主: stevean

[资料] Verilog三段式状态机

发表于 2016-1-14 21:20:29 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2016-1-15 00:25:06 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2016-1-15 15:38:06 | 显示全部楼层

Thanks!

回复支持反对

发表于 2016-4-5 10:39:21 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-4-5 13:39:08 | 显示全部楼层

最近一直在写状态机，三段式确实比较好，顶一个

回复支持反对

发表于 2016-4-6 09:30:56 | 显示全部楼层

thanks

回复支持反对

发表于 2016-10-9 19:17:20 | 显示全部楼层

看看，谢谢楼主

回复支持反对

发表于 2016-11-19 09:06:31 | 显示全部楼层

谢谢楼主的资料！

回复支持反对

发表于 2017-1-20 15:18:10 | 显示全部楼层

正好学习一下，谢谢楼主！

回复支持反对

发表于 2017-2-21 15:26:47 | 显示全部楼层

回复 1# stevean

谢谢。。。。。。。。。

回复支持反对

1 ... 5 6 7 8 9 101112 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 20:00 , Processed in 0.066292 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表