设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog三段式状态机

1 234 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: stevean

[资料] Verilog三段式状态机

发表于 2011-8-12 17:36:37 | 显示全部楼层

谢谢分享哦

回复支持反对

发表于 2011-8-14 09:43:56 | 显示全部楼层

谢谢....

回复支持反对

发表于 2011-8-14 12:38:16 | 显示全部楼层

thanks!!!

回复支持反对

发表于 2011-8-16 19:45:51 | 显示全部楼层

看看谢谢

回复支持反对

发表于 2011-9-22 00:40:02 | 显示全部楼层

好资料

回复支持反对

发表于 2011-9-22 02:34:25 | 显示全部楼层

不错，看看

回复支持反对

发表于 2011-9-22 12:50:45 | 显示全部楼层

ciexiefenxianga

回复支持反对

发表于 2011-9-22 16:36:44 | 显示全部楼层

多谢啊！

回复支持反对

发表于 2011-9-22 23:19:24 | 显示全部楼层

好东西没看下

回复支持反对

发表于 2011-9-23 12:06:31 | 显示全部楼层

看看，谢了先

回复支持反对

1 234 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 13:50 , Processed in 0.142773 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表