设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 逻辑设计与testbench编写（很详细）

1 2 3 456 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: kingcard

[资料] 逻辑设计与testbench编写（很详细）

发表于 2010-10-31 09:56:01 | 显示全部楼层

不错，学习学习！

回复支持反对

发表于 2010-10-31 11:45:05 | 显示全部楼层

适合于初学者，支持楼主。

回复支持反对

发表于 2010-11-4 21:23:30 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-11-4 21:27:51 | 显示全部楼层

good reference for testbench writing !!!

回复支持反对

发表于 2010-11-4 21:37:16 | 显示全部楼层

看看，呵呵

回复支持反对

发表于 2010-11-4 21:38:23 | 显示全部楼层

看看~~~~~~~~~~~~

回复支持反对

发表于 2010-11-4 22:46:36 | 显示全部楼层

ddddddddd

回复支持反对

发表于 2010-11-10 16:28:24 | 显示全部楼层

下一个看看

回复支持反对

发表于 2010-11-10 16:44:58 | 显示全部楼层

好像是原创的？感谢LZ~

回复支持反对

发表于 2010-11-10 16:49:10 | 显示全部楼层

原来是设计与验证里的。。

回复支持反对

1 2 3 456 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:28 , Processed in 0.130465 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表