设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 逻辑设计与testbench编写（很详细）

123 4 5 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: kingcard

[资料] 逻辑设计与testbench编写（很详细）

发表于 2010-9-24 08:38:21 | 显示全部楼层

dingyixia!

回复支持反对

发表于 2010-9-24 09:01:27 | 显示全部楼层

回复 1# kingcard

好资料

回复支持反对

发表于 2010-9-24 10:28:25 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-9-24 12:16:13 | 显示全部楼层

逻辑设计与testbench编写（很详细）

回复支持反对

发表于 2010-9-24 17:04:38 | 显示全部楼层

挺好的

回复支持反对

发表于 2010-9-24 17:04:39 | 显示全部楼层

挺好的

回复支持反对

发表于 2010-9-29 00:13:09 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2010-9-29 08:55:24 | 显示全部楼层

ddddddddddd回复 1# kingcard

回复支持反对

发表于 2010-9-29 08:57:05 | 显示全部楼层

dddddddddddd

回复支持反对

发表于 2010-9-29 09:12:59 | 显示全部楼层

ganxie

回复支持反对

123 4 5 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:41 , Processed in 0.106982 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表