设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 逻辑设计与testbench编写（很详细）

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

楼主: kingcard

[资料] 逻辑设计与testbench编写（很详细）

发表于 2011-4-8 13:05:05 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-4-8 17:32:32 | 显示全部楼层

FDFHGHG

回复支持反对

发表于 2011-4-16 23:43:29 | 显示全部楼层

谢谢楼主了！

回复支持反对

发表于 2011-4-17 00:00:43 | 显示全部楼层

好的谢谢咯

回复支持反对

发表于 2011-4-17 00:42:26 | 显示全部楼层

感谢分享

回复支持反对

发表于 2011-4-17 10:39:38 | 显示全部楼层

回复 1# kingcard

哈哈

回复支持反对

发表于 2011-4-24 06:32:30 | 显示全部楼层

这是我需要的。

回复支持反对

发表于 2011-4-30 22:00:29 | 显示全部楼层

TestBencRE: 逻辑设计与testbench编写（很详细

回复支持反对

发表于 2011-5-1 06:33:12 | 显示全部楼层

RE: 逻辑设计与testbench编写（很详细） [修改

回复支持反对

发表于 2011-5-1 15:41:31 | 显示全部楼层

非常感谢非常感谢

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 14:34 , Processed in 0.142034 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表