设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 逻辑设计与testbench编写（很详细）

1 234 5 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: kingcard

[资料] 逻辑设计与testbench编写（很详细）

发表于 2010-10-7 12:38:40 | 显示全部楼层

看看。学习学习。。。

回复支持反对

发表于 2010-10-7 13:05:45 | 显示全部楼层

thnks for this sharing

回复支持反对

发表于 2010-10-7 13:15:25 | 显示全部楼层

3Q

回复支持反对

发表于 2010-10-8 03:37:51 | 显示全部楼层

每下必顶！

回复支持反对

发表于 2010-10-8 08:21:16 | 显示全部楼层

passing

回复支持反对

发表于 2010-10-8 08:48:58 | 显示全部楼层

看看再说了

回复支持反对

发表于 2010-10-8 09:11:38 | 显示全部楼层

谢谢抖动

回复支持反对

发表于 2010-10-8 13:06:31 | 显示全部楼层

dddddddddddddddddddddddddddddddd

回复支持反对

楼主| 发表于 2010-10-21 16:06:37 | 显示全部楼层

不客气各位共享

回复支持反对

发表于 2010-10-21 16:37:18 | 显示全部楼层

谢谢分享

回复支持反对

1 234 5 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 13:20 , Processed in 0.090780 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表