设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 19 20 21 222324 25 26 27 / 27 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2021-6-23 10:15:37 | 显示全部楼层

学习一下

回复支持反对

使用道具举报

发表于 2021-6-29 20:37:21 | 显示全部楼层

包太多了，

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-7-1 08:39:19 | 显示全部楼层

HELPFUL!!!

回复支持反对

使用道具举报

发表于 2021-8-18 03:56:10 | 显示全部楼层

Thanks!!!!

回复支持反对

使用道具举报

发表于 2021-8-18 08:24:42 | 显示全部楼层

good!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-8-19 12:55:37 | 显示全部楼层

下载学习正需要多谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-9-7 17:05:45 | 显示全部楼层

thanks for sharing

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-9-22 08:37:35 | 显示全部楼层

看看

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-9-27 21:37:32 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-11-3 10:47:34 | 显示全部楼层

thanks

回复支持反对

使用道具举报

1 ... 19 20 21 222324 25 26 27 / 27 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-18 10:06 , Processed in 0.091465 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表