设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2018-12-26 11:34:05 | 显示全部楼层

谢谢分享！！

回复支持反对

发表于 2019-1-15 09:05:29 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2019-1-31 16:42:42 | 显示全部楼层

thanks !!!!!!!!!!!!!!!!!!!11

回复支持反对

发表于 2019-2-10 10:34:39 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2019-2-16 22:09:34 | 显示全部楼层

重新下载一遍

回复支持反对

发表于 2019-2-27 12:41:20 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2019-2-27 21:36:29 | 显示全部楼层

谢谢楼主，正在找这种资料。

回复支持反对

发表于 2019-3-4 09:12:29 | 显示全部楼层

谢谢，刚好需要找个中文版的资料来看看。

回复支持反对

发表于 2019-3-14 15:16:52 | 显示全部楼层

多谢分享

回复支持反对

发表于 2019-3-18 10:50:45 | 显示全部楼层

谢谢

回复支持反对

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 21:53 , Processed in 0.146617 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表