设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 16 17 18 192021 22 23 24 ... 26 / 26 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2019-6-1 15:11:22 | 显示全部楼层

支持一下。

回复支持反对

发表于 2019-6-2 08:45:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-6-20 23:43:49 | 显示全部楼层

thanks very much

回复支持反对

发表于 2019-6-21 06:46:36 | 显示全部楼层

支持一下。

回复支持反对

发表于 2019-6-21 06:46:53 | 显示全部楼层

多谢分享。

回复支持反对

发表于 2019-6-21 11:19:26 | 显示全部楼层

很多，想知道从哪里开始学

回复支持反对

发表于 2019-6-25 15:50:40 | 显示全部楼层

感谢楼主

回复支持反对

ryanchouee309ee

发表于 2019-6-25 15:59:43 来自手机 | 显示全部楼层

thx a lot

回复支持反对

发表于 2019-6-25 18:59:55 | 显示全部楼层

thanks

回复支持反对

发表于 2019-9-18 07:54:35 | 显示全部楼层

谢谢lz。。。。。。。。。

回复支持反对

1 ... 16 17 18 192021 22 23 24 ... 26 / 26 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 09:06 , Processed in 0.146898 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表