设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SV（systemverilog）验证资料合集

1 ... 18 19 20 212223 24 25 26 ... 27 / 27 页下一页

返回列表发新帖

楼主: jerome555

[资料] SV（systemverilog）验证资料合集

发表于 2020-10-23 10:01:55 | 显示全部楼层

感谢！

回复支持反对

发表于 2020-12-18 10:37:10 | 显示全部楼层

great!!

回复支持反对

发表于 2021-2-22 11:14:15 | 显示全部楼层

感激无私分享

回复支持反对

发表于 2021-3-20 22:57:01 | 显示全部楼层

thank you

回复支持反对

发表于 2021-3-20 23:09:32 | 显示全部楼层

thank you

回复支持反对

发表于 2021-3-31 09:25:44 | 显示全部楼层

谢谢楼主的分享

回复支持反对

发表于 2021-4-17 19:32:16 | 显示全部楼层

谢谢楼主的提供

回复支持反对

发表于 2021-5-8 15:41:26 | 显示全部楼层

thanks

回复支持反对

发表于 2021-5-8 16:12:11 | 显示全部楼层

谢谢~

回复支持反对

发表于 2021-5-27 23:10:05 | 显示全部楼层

非常感谢

回复支持反对

1 ... 18 19 20 212223 24 25 26 ... 27 / 27 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 09:05 , Processed in 0.127930 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表