设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 流片验证过的wishbone接口的I2C总线verilog 代码 ...

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

楼主: li_qian_nan

流片验证过的wishbone接口的I2C总线verilog 代码

发表于 2011-8-15 03:39:37 | 显示全部楼层

多谢楼主

回复支持反对

发表于 2011-8-15 18:35:38 | 显示全部楼层

dadsdadsgagdsdgadgsgdasagdsdsg

回复支持反对

发表于 2011-8-22 14:25:36 | 显示全部楼层

ddddddddddddd

回复支持反对

发表于 2011-10-8 19:32:56 | 显示全部楼层

顶啊啊啊啊啊啊啊啊

回复支持反对

发表于 2011-10-10 15:46:35 | 显示全部楼层

回复 1# li_qian_nan

有学习价值

回复支持反对

发表于 2011-10-10 19:04:26 | 显示全部楼层

回复 1# li_qian_nan
这个好啊

回复支持反对

发表于 2011-10-19 14:00:30 | 显示全部楼层

好东西，下载研究中

回复支持反对

发表于 2011-10-20 14:58:14 | 显示全部楼层

不会是片上系统那个把

回复支持反对

发表于 2011-11-19 18:58:57 | 显示全部楼层

正在研究……

回复支持反对

发表于 2011-11-19 19:23:35 | 显示全部楼层

这么猛啊！！下来看看了

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 00:35 , Processed in 0.163072 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表