设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 流片验证过的wishbone接口的I2C总线verilog 代码 ...

1 2 3 456 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: li_qian_nan

流片验证过的wishbone接口的I2C总线verilog 代码

发表于 2010-10-22 14:25:20 | 显示全部楼层

多谢分享！！！！

回复支持反对

发表于 2010-10-30 16:07:32 | 显示全部楼层

太感谢了～～

回复支持反对

发表于 2010-10-30 20:15:22 | 显示全部楼层

这么强的ip 代码都有啊

回复支持反对

发表于 2010-10-30 21:29:56 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-10-30 23:39:47 | 显示全部楼层

多谢分享啊，，。。。。。。。。。。。

回复支持反对

发表于 2010-11-14 15:11:52 | 显示全部楼层

这个版本还真多啊

回复支持反对

发表于 2010-11-19 11:40:42 | 显示全部楼层

看看这个谢谢

回复支持反对

发表于 2010-11-20 09:47:10 | 显示全部楼层

ding.

回复支持反对

发表于 2010-12-1 10:30:54 | 显示全部楼层

xiexie!

回复支持反对

发表于 2010-12-1 10:44:04 | 显示全部楼层

下来看看

回复支持反对

1 2 3 456 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 13:51 , Processed in 0.117396 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表