设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 流片验证过的wishbone接口的I2C总线verilog 代码 ...

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

楼主: li_qian_nan

流片验证过的wishbone接口的I2C总线verilog 代码

发表于 2010-7-1 14:38:00 | 显示全部楼层

真的么？感谢LZ

回复支持反对

发表于 2010-7-15 16:21:04 | 显示全部楼层

很好,谢谢分亨

回复支持反对

发表于 2010-7-24 16:01:56 | 显示全部楼层

谢谢啦，正想学习这个

回复支持反对

发表于 2010-8-13 08:22:28 | 显示全部楼层

upupupupupuup

回复支持反对

发表于 2010-9-7 23:43:04 | 显示全部楼层

thanks

回复支持反对

发表于 2010-10-7 18:55:01 | 显示全部楼层

回复 1# li_qian_nan

回复支持反对

发表于 2010-10-15 15:20:06 | 显示全部楼层

学习学习吧

回复支持反对

发表于 2010-10-22 10:05:31 | 显示全部楼层

支持一下啊！！！！！！！！！！！！！！！！！！！！！！！！！！

回复支持反对

发表于 2010-10-22 13:48:42 | 显示全部楼层

看看了 ~~~~~~~~~~~学习一下

回复支持反对

发表于 2010-10-22 14:04:10 | 显示全部楼层

thank you!!!!!!!!!!!!!!!!1

回复支持反对

1 2 345 6 7 8 9 10 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 11:59 , Processed in 0.146776 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表