设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 流片验证过的wishbone接口的I2C总线verilog 代码 ...

1 ... 2 3 4 5 678 9 10 11 ... 16 / 16 页下一页

返回列表发新帖

楼主: li_qian_nan

流片验证过的wishbone接口的I2C总线verilog 代码

发表于 2011-3-7 10:20:34 | 显示全部楼层

谢谢提供,谢谢提供

回复支持反对

发表于 2011-3-7 10:31:23 | 显示全部楼层

学习了

回复支持反对

发表于 2011-3-15 14:19:43 | 显示全部楼层

下来看看哈~~

回复支持反对

发表于 2011-3-15 14:46:51 | 显示全部楼层

下载看一下

回复支持反对

发表于 2011-4-20 21:02:49 | 显示全部楼层

回复 1# li_qian_nan

阿达

回复支持反对

发表于 2011-4-20 22:08:43 | 显示全部楼层

非常感谢~

回复支持反对

发表于 2011-6-10 15:39:17 | 显示全部楼层

回复支持反对

发表于 2011-6-10 16:43:11 | 显示全部楼层

zai xia zai yi ci .

回复支持反对

发表于 2011-8-1 17:14:11 | 显示全部楼层

回复 1# li_qian_nan

回复支持反对

发表于 2011-8-1 22:04:40 | 显示全部楼层

thanks

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 02:53 , Processed in 0.080783 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表