设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

1 ... 4 5 6 7 8910 11 12 13 ... 14 / 14 页下一页

返回列表发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

发表于 2011-5-3 23:22:45 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2011-6-28 09:25:30 | 显示全部楼层

ddddddddddddddd

回复支持反对

发表于 2011-6-28 12:05:30 | 显示全部楼层

duoxie

回复支持反对

发表于 2011-7-24 21:38:07 | 显示全部楼层

nice !!!

回复支持反对

发表于 2011-8-18 22:42:14 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2011-9-24 10:26:46 | 显示全部楼层

DINGDING

回复支持反对

发表于 2011-10-9 13:47:44 | 显示全部楼层

xiexie!

回复支持反对

发表于 2011-10-10 15:44:48 | 显示全部楼层

thanks~~~

回复支持反对

发表于 2011-10-24 22:58:02 | 显示全部楼层

DINGDING

回复支持反对

发表于 2011-12-2 10:21:36 | 显示全部楼层

谢谢楼主分享

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:22 , Processed in 0.130199 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表