设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

wojiaomazhigame

发表于 2011-12-7 21:20:56 | 显示全部楼层

顶顶更健康

回复支持反对

发表于 2011-12-8 10:08:12 | 显示全部楼层

正在学习，下来看看

回复支持反对

wojiaomazhigame

发表于 2011-12-8 19:21:22 | 显示全部楼层

asnjdkflasdk

回复支持反对

发表于 2012-8-1 00:45:56 | 显示全部楼层

非常感谢，最近正在搞这

回复支持反对

发表于 2012-9-11 16:11:14 | 显示全部楼层

期望有源代码！

回复支持反对

发表于 2012-10-25 20:37:06 | 显示全部楼层

看看，找了很久，下载下

回复支持反对

发表于 2012-10-28 09:53:51 | 显示全部楼层

多谢了

回复支持反对

发表于 2012-12-30 13:29:09 | 显示全部楼层

多谢分享

回复支持反对

发表于 2013-4-3 15:59:39 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2013-4-3 16:33:08 | 显示全部楼层

顶下…………

回复支持反对

1 ... 6 7 8 91011 12 13 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:50 , Processed in 0.037030 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表