设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...
1 ...67891011121314下一页
返回列表 发新帖
楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

[复制链接]
nbuzs
发表于 2016-7-8 11:52:45 | 显示全部楼层
还不错，感谢楼主
回复 支持 反对

举报

发表于 2016-9-30 21:49:05 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

bluesky66
发表于 2016-12-15 16:38:56 | 显示全部楼层
回复 1# fudabaobao


    多谢，学习学习
回复 支持 反对

举报

wenbow512512
发表于 2016-12-18 18:33:23 | 显示全部楼层
没看到源代码呀 只有测试文件
回复 支持 反对

举报

swintrc
发表于 2016-12-21 11:00:22 | 显示全部楼层
顶一顶
回复 支持 反对

举报

tianch
发表于 2016-12-21 22:30:42 | 显示全部楼层
好东西，多谢LZ!
回复 支持 反对

举报

Bugod
发表于 2016-12-21 23:09:59 | 显示全部楼层
楼主辛苦了，多谢分享
回复 支持 反对

举报

发表于 2017-2-9 16:15:03 | 显示全部楼层
48阶…… 多谢楼主
回复 支持 反对

举报

wangmingyi
发表于 2017-3-29 11:33:26 | 显示全部楼层
xialaikankan
回复 支持 反对

举报

cope9114
发表于 2017-3-30 15:54:45 | 显示全部楼层
谢谢，看一下
回复 支持 反对

举报

下一页 »
1 ...67891011121314下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:14 , Processed in 0.131077 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表