设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

1 2 345 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

发表于 2010-3-24 16:30:19 | 显示全部楼层

赞！~~

回复支持反对

发表于 2010-3-24 22:06:42 | 显示全部楼层

非常感谢，最近正在搞这个

回复支持反对

发表于 2010-3-26 17:19:14 | 显示全部楼层

顶！！！！！

回复支持反对

发表于 2010-4-4 13:06:21 | 显示全部楼层

现在正在搞这

回复支持反对

发表于 2010-4-4 13:08:45 | 显示全部楼层

回复支持反对

发表于 2010-4-8 08:53:53 | 显示全部楼层

多谢多谢，刚才没下成呢，再试试

回复支持反对

发表于 2010-4-8 08:55:45 | 显示全部楼层

多谢多谢，刚才没下成呢，再试试

回复支持反对

发表于 2010-4-15 10:27:23 | 显示全部楼层

看看~~

回复支持反对

发表于 2010-4-20 16:32:32 | 显示全部楼层

只看看系统级的~

回复支持反对

发表于 2010-4-23 07:29:33 | 显示全部楼层

1# fudabaobao 好多年广西！！！！！！！！

回复支持反对

1 2 345 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 01:03 , Processed in 0.162691 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表