设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog_HDL的48阶FIR数字滤波器设计与仿真 ...

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

楼主: fudabaobao

基于Verilog_HDL的48阶FIR数字滤波器设计与仿真

发表于 2009-6-28 16:01:38 | 显示全部楼层

good, thanks

回复支持反对

发表于 2009-6-29 11:21:06 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2009-8-22 20:51:52 | 显示全部楼层

好东西跪谢！

回复支持反对

发表于 2009-8-22 22:17:34 | 显示全部楼层

唉，又没钱了！

回复支持反对

发表于 2009-8-30 00:47:14 | 显示全部楼层

多谢

回复支持反对

发表于 2009-9-13 00:21:15 | 显示全部楼层

这样的文章，看看就不错

回复支持反对

发表于 2009-9-13 13:06:00 | 显示全部楼层

好东西啊

回复支持反对

发表于 2009-11-23 22:53:44 | 显示全部楼层

希望有用~~~~~~~~~

回复支持反对

发表于 2009-12-15 20:32:19 | 显示全部楼层

thank you for sharing

回复支持反对

发表于 2009-12-15 20:52:38 | 显示全部楼层

谢谢楼主分享辛苦了

回复支持反对

123 4 5 6 7 8 9 10 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:59 , Processed in 0.084815 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表