设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog 实现一个16位超前进位加法器（实例） ...

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

楼主: quirinus

用Verilog 实现一个16位超前进位加法器（实例）

发表于 2014-12-7 20:01:05 | 显示全部楼层

Verilog好是好，就是要好多回帖才能下

回复支持反对

发表于 2015-2-22 23:13:26 | 显示全部楼层

回复 1# quirinus

正需要，谢谢!

回复支持反对

发表于 2015-4-24 20:29:20 | 显示全部楼层

看看啦。。。。。。。

回复支持反对

发表于 2015-5-31 14:29:41 | 显示全部楼层

下载下来看看

回复支持反对

发表于 2015-7-7 12:22:54 | 显示全部楼层

回复 1# quirinus

thanks

回复支持反对

发表于 2015-7-7 13:11:34 | 显示全部楼层

非常感谢哈哈

回复支持反对

发表于 2015-11-16 22:02:08 | 显示全部楼层

不错的帖子

回复支持反对

发表于 2015-11-17 13:36:05 | 显示全部楼层

谢谢啦！！！1

回复支持反对

发表于 2015-12-21 14:28:50 | 显示全部楼层

学习一下

回复支持反对

发表于 2016-4-7 20:35:32 | 显示全部楼层

good thanks

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:25 , Processed in 0.151272 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表