在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: quirinus

用Verilog 实现一个16位超前进位加法器(实例)

[复制链接]
发表于 2016-4-7 22:14:49 | 显示全部楼层
谢谢分享啊
回复 支持 反对

使用道具 举报

发表于 2016-5-6 13:47:25 | 显示全部楼层
谢谢!
回复 支持 反对

使用道具 举报

发表于 2017-7-21 16:57:02 | 显示全部楼层
good!
回复 支持 反对

使用道具 举报

发表于 2017-7-21 18:43:11 | 显示全部楼层
好东西,就是要回帖才能下载,不然没积分
回复 支持 反对

使用道具 举报

发表于 2022-8-4 08:51:42 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2022-8-4 10:23:31 | 显示全部楼层
感谢分享
回复 支持 反对

使用道具 举报

发表于 2022-8-4 11:00:13 | 显示全部楼层
谢谢啊
回复 支持 反对

使用道具 举报

发表于 2022-11-17 11:16:26 | 显示全部楼层
看一下写的是否可以参考
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 00:30 , Processed in 0.061522 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表