设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog 实现一个16位超前进位加法器（实例） ...
12345678910下一页
返回列表 发新帖
查看: 41133|回复: 93

用Verilog 实现一个16位超前进位加法器（实例）

[复制链接]
发表于 2009-3-25 15:52:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
用Verilog 实现一个16位超前进位加法器（实例）
法器

Verilog 实现一个16位超前进位加法器.txt

1.63 KB, 下载次数: 688 , 下载积分: 资产 -2 信元, 下载支出 2 信元

5

相关帖子
回复

使用道具 举报

发表于 2009-4-5 21:40:54 | 显示全部楼层
111111111
回复 支持 反对

使用道具 举报

ansizhu
发表于 2009-6-18 16:54:27 | 显示全部楼层

谢谢了

好东西啊 谢谢了
回复 支持 反对

使用道具 举报

发表于 2009-6-29 21:24:34 | 显示全部楼层
看一下，谢谢
回复 支持 反对

使用道具 举报

liang786
发表于 2009-9-16 02:25:21 | 显示全部楼层
这个是需要的，就是没有说明，有点可惜
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1232ej
发表于 2009-10-11 15:58:44 | 显示全部楼层
好东西啊 谢谢了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

qian321
发表于 2009-10-12 10:59:29 | 显示全部楼层
godss
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-10-14 13:58:57 | 显示全部楼层
好是好，就是要好多回帖才能下
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-10-14 14:37:34 | 显示全部楼层
谢谢！！！！！！！！！！！！！！！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-12-30 17:34:59 | 显示全部楼层
非常感谢 哈哈
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 13:21 , Processed in 0.057824 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表