设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 用Verilog 实现一个16位超前进位加法器（实例） ...
12345678910下一页
返回列表 发新帖
楼主: quirinus

用Verilog 实现一个16位超前进位加法器（实例）

[复制链接]
dongpq
发表于 2013-11-28 18:21:05 | 显示全部楼层
xuexiyixia!
回复 支持 反对

使用道具 举报

ph719
发表于 2014-3-6 20:37:47 | 显示全部楼层
不错的资料，谢谢楼主！！！
回复 支持 反对

使用道具 举报

gyp45
发表于 2014-4-26 18:51:35 | 显示全部楼层
下下来参考一下
回复 支持 反对

使用道具 举报

发表于 2014-5-5 14:43:59 | 显示全部楼层
学习下！
回复 支持 反对

使用道具 举报

发表于 2014-5-7 23:46:23 | 显示全部楼层
内容相当有价值
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-5-8 07:59:37 | 显示全部楼层
学习了，感谢！
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-9-23 22:29:10 | 显示全部楼层
应该用结构描述才准确吧
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

raulqql
发表于 2014-10-1 11:15:04 | 显示全部楼层
非常感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-11-3 10:48:14 | 显示全部楼层
十分感谢、
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

qinchuan
发表于 2014-12-7 09:49:15 | 显示全部楼层
我在做64位的并行前缀加法器，速度达不到要求！！！
回复 支持 反对

使用道具 举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 00:30 , Processed in 0.047655 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表