用Verilog 实现一个16位超前进位加法器（实例）

Microwind202 · 发表于 2014-5-7 23:46:23

内容相当有价值

doublemark · 发表于 2014-5-8 07:59:37

学习了，感谢！

losenobody · 发表于 2014-9-23 22:29:10

应该用结构描述才准确吧

raulqql · 发表于 2014-10-1 11:15:04

非常感谢

风中的蝴蝶1989 · 发表于 2014-11-3 10:48:14

十分感谢、

qinchuan · 发表于 2014-12-7 09:49:15

我在做64位的并行前缀加法器，速度达不到要求！！！

trisnake · 发表于 2014-12-7 20:01:05

Verilog好是好，就是要好多回帖才能下

nostopper · 发表于 2015-2-22 23:13:26

回复 1# quirinus

正需要，谢谢!

伽偌 · 发表于 2015-4-24 20:29:20

看看啦。。。。。。。

huage151 · 发表于 2015-5-31 14:29:41

下载下来看看

账号		自动登录	找回密码
密码			注册

站长推荐 /1