设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 20 21 22 23 242526 27 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2014-11-25 16:34:59 | 显示全部楼层

正需要，感谢分享

回复支持反对

发表于 2014-11-25 16:52:59 | 显示全部楼层

好东西

回复支持反对

发表于 2014-11-26 20:13:49 | 显示全部楼层

回复 1# armingnet

谢谢分享

回复支持反对

发表于 2015-2-18 16:36:24 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2015-3-12 16:51:54 | 显示全部楼层

看看嘛

回复支持反对

发表于 2015-3-12 22:47:01 | 显示全部楼层

学习了看一下

回复支持反对

发表于 2015-3-12 23:32:16 | 显示全部楼层

资料不错啊

回复支持反对

发表于 2015-6-10 09:45:27 | 显示全部楼层

还以为把华为的规范搞出来了。。。。

回复支持反对

发表于 2015-8-3 10:12:15 | 显示全部楼层

据说航天也出过类似的规范。。

回复支持反对

发表于 2015-10-21 20:50:47 | 显示全部楼层

学习啦！谢谢楼主

回复支持反对

1 ... 20 21 22 23 242526 27 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 12:06 , Processed in 0.117997 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表