设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范
1 ...202122232425262728下一页
返回列表 发新帖
楼主: armingnet

海思的verilog代码规范

[复制链接]
nanfeng237
发表于 2017-8-8 09:56:49 | 显示全部楼层
看看,学习一下。
回复 支持 反对

举报

ericxing
发表于 2017-8-8 13:20:45 | 显示全部楼层
谢谢分享~~~~
回复 支持 反对

举报

ylry00
发表于 2017-8-13 09:42:33 | 显示全部楼层
是否符合规范也就表示代码是否规范了
回复 支持 反对

举报

xuxu5586
发表于 2017-10-20 08:48:20 | 显示全部楼层
牛 这都有啊
回复 支持 反对

举报

荆棘鸟OO
发表于 2018-2-8 15:46:59 | 显示全部楼层
好东西，谢谢
回复 支持 反对

举报

ymftian
发表于 2018-2-27 17:10:43 | 显示全部楼层
回复 1# armingnet


    好东西
回复 支持 反对

举报

mythvicky
发表于 2018-3-4 00:14:54 | 显示全部楼层
——华为内部资料
回复 支持 反对

举报

WHHHHHC
发表于 2018-3-10 10:34:05 | 显示全部楼层
多谢分享！！！
回复 支持 反对

举报

发表于 2018-4-13 11:28:33 | 显示全部楼层
多谢分享 不过是英文的。看着好费劲的 。。
回复 支持 反对

举报

yingmu0102
发表于 2018-4-27 19:58:16 | 显示全部楼层
下载来看看
回复 支持 反对

举报

下一页 »
1 ...202122232425262728下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 18:39 , Processed in 0.152883 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表