设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 海思的verilog代码规范

1 ... 20 21 22 23 24 252627 28 / 28 页下一页

返回列表发新帖

楼主: armingnet

海思的verilog代码规范

发表于 2015-10-22 22:57:51 | 显示全部楼层

好，下载来看看

回复支持反对

发表于 2016-1-3 17:06:40 | 显示全部楼层

参考一下，谢谢

回复支持反对

会飞的老鼠

发表于 2016-1-10 12:24:31 | 显示全部楼层

十分感谢！！！！！

回复支持反对

发表于 2016-1-11 14:48:42 | 显示全部楼层

学习一下

回复支持反对

发表于 2016-1-11 19:34:25 | 显示全部楼层

ganxie 楼主分享！哈哈哈哈

回复支持反对

发表于 2016-1-11 21:55:50 | 显示全部楼层

参考一下。

回复支持反对

发表于 2016-2-3 10:48:16 | 显示全部楼层

感谢分享

回复支持反对

刘混世魔王

发表于 2016-5-21 10:43:13 | 显示全部楼层

看看谢谢

回复支持反对

发表于 2016-11-3 18:51:05 | 显示全部楼层

好6666666666666666

回复支持反对

发表于 2016-11-3 22:27:05 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 20 21 22 23 24 252627 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 02:16 , Processed in 0.141245 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表