设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT Verilog RTL 经过测试与Altera FFT IP相当

1 ... 16 17 18 192021 22 23 24 ... 37 / 37 页下一页

返回列表发新帖

楼主: obama_wang

FFT Verilog RTL 经过测试与Altera FFT IP相当

发表于 2010-7-8 10:35:12 | 显示全部楼层

楼主太强大了

回复支持反对

发表于 2010-7-10 11:04:52 | 显示全部楼层

看一看，学习一下

回复支持反对

发表于 2010-7-13 16:10:31 | 显示全部楼层

看看参考

回复支持反对

发表于 2010-8-12 15:28:38 | 显示全部楼层

呵呵，多谢了！

回复支持反对

发表于 2010-8-20 20:06:23 | 显示全部楼层

好啊正在写这个呢

回复支持反对

落寞的烟卷

发表于 2010-8-28 08:59:00 | 显示全部楼层

DING YI XIA KANKAN

回复支持反对

发表于 2010-9-15 00:18:50 | 显示全部楼层

谢谢先

回复支持反对

发表于 2010-9-15 17:04:36 | 显示全部楼层

非常感谢

回复支持反对

发表于 2010-9-17 20:35:32 | 显示全部楼层

非常感谢

回复支持反对

发表于 2010-9-17 21:08:41 | 显示全部楼层

真的吗？

回复支持反对

1 ... 16 17 18 192021 22 23 24 ... 37 / 37 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 19:26 , Processed in 0.142609 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表