设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT Verilog RTL 经过测试与Altera FFT IP相当

1 ... 13 14 15 161718 19 20 21 ... 37 / 37 页下一页

返回列表发新帖

楼主: obama_wang

FFT Verilog RTL 经过测试与Altera FFT IP相当

发表于 2010-4-19 13:17:11 | 显示全部楼层

xiexie!!!

回复支持反对

发表于 2010-4-22 02:37:03 | 显示全部楼层

kan yi kan.

回复支持反对

发表于 2010-4-22 12:07:49 | 显示全部楼层

相对强，顶！

回复支持反对

发表于 2010-4-22 14:47:10 | 显示全部楼层

上海世博会国家电网馆

回复支持反对

发表于 2010-4-24 23:32:26 | 显示全部楼层

谢了，正在找呢

回复支持反对

发表于 2010-4-27 18:22:56 | 显示全部楼层

谢谢了，先学习下

回复支持反对

发表于 2010-5-5 10:07:09 | 显示全部楼层

不错！！

回复支持反对

发表于 2010-5-8 16:01:24 | 显示全部楼层

学习一下

回复支持反对

发表于 2010-5-10 11:34:58 | 显示全部楼层

这个东西有水平！！！！！

回复支持反对

发表于 2010-5-12 16:50:18 | 显示全部楼层

很复杂的东东值得研究

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 37 / 37 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 18:37 , Processed in 0.097104 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表