设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT Verilog RTL 经过测试与Altera FFT IP相当

1 ... 18 19 20 212223 24 25 26 ... 36 / 36 页下一页

返回列表发新帖

楼主: obama_wang

FFT Verilog RTL 经过测试与Altera FFT IP相当

发表于 2010-10-14 15:30:42 | 显示全部楼层

很好的资源

回复支持反对

发表于 2010-10-15 00:15:30 | 显示全部楼层

正有用谢谢分享！

回复支持反对

发表于 2010-10-15 01:09:34 | 显示全部楼层

thanks!!!

回复支持反对

发表于 2010-10-18 12:53:10 | 显示全部楼层

谢谢！！！！！！！！！！！！

回复支持反对

发表于 2010-10-20 13:53:05 | 显示全部楼层

嗯，不错不错，这才是verilog语言的O(∩_∩)O~

回复支持反对

发表于 2010-10-20 18:12:16 | 显示全部楼层

thanks~~~~

回复支持反对

发表于 2010-10-29 18:55:51 | 显示全部楼层

回复 1# obama_wang

好东西我看看~~~~~~~~~~~~~a

回复支持反对

发表于 2010-11-14 13:56:36 | 显示全部楼层

先看看再说哈

回复支持反对

发表于 2010-11-16 14:15:06 | 显示全部楼层

需要学习哈

回复支持反对

发表于 2010-11-16 21:10:45 | 显示全部楼层

thanks

回复支持反对

1 ... 18 19 20 212223 24 25 26 ... 36 / 36 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 23:15 , Processed in 0.140121 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表