设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FFT Verilog RTL 经过测试与Altera FFT IP相当

1 ... 20 21 22 232425 26 27 28 ... 37 / 37 页下一页

返回列表发新帖

楼主: obama_wang

FFT Verilog RTL 经过测试与Altera FFT IP相当

发表于 2010-11-24 20:06:43 | 显示全部楼层

非常感谢,辛苦了

回复支持反对

发表于 2010-12-3 00:11:48 | 显示全部楼层

参考一下

回复支持反对

发表于 2010-12-5 13:43:45 | 显示全部楼层

thank you eetop.

回复支持反对

发表于 2010-12-6 23:12:23 | 显示全部楼层

学习学习

回复支持反对

发表于 2010-12-10 11:36:14 | 显示全部楼层

回复 71# 哼123

你研究的怎么样了？如果弄好了的话不妨交流一下，谢谢

回复支持反对

发表于 2010-12-10 14:26:30 | 显示全部楼层

谢谢了~~~~~~~·

回复支持反对

发表于 2010-12-11 00:05:16 | 显示全部楼层

验证下

回复支持反对

发表于 2010-12-30 02:57:21 | 显示全部楼层

3q
Thanks for sharing

回复支持反对

发表于 2010-12-30 13:01:06 | 显示全部楼层

相当强悍！顶

回复支持反对

发表于 2010-12-30 13:26:01 | 显示全部楼层

赞一个！

回复支持反对

1 ... 20 21 22 232425 26 27 28 ... 37 / 37 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 19:14 , Processed in 0.135556 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表