在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2009-11-30 19:27:29 | 显示全部楼层
haodongxi
发表于 2009-11-30 21:37:11 | 显示全部楼层
有点简略啊
发表于 2009-12-3 09:25:37 | 显示全部楼层
感谢楼主分享
发表于 2009-12-4 23:03:46 | 显示全部楼层
推荐一下,值得初学者看看
头像被屏蔽
发表于 2009-12-4 23:17:11 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-12-9 00:51:52 | 显示全部楼层
如何   ????
发表于 2009-12-9 00:53:01 | 显示全部楼层
大哥 打不开啊 呜呜 我的5块钱
发表于 2009-12-11 13:48:14 | 显示全部楼层
haocailiao
发表于 2009-12-13 00:00:34 | 显示全部楼层
多谢了 呵呵
发表于 2009-12-13 00:02:28 | 显示全部楼层
好东西,值得下载
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 12:49 , Processed in 0.117296 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表