设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › VerilogHDL及其Testbench编写方法

1 2 345 6 7 8 9 10 ... 24 / 24 页下一页

返回列表发新帖

楼主: maxidy

VerilogHDL及其Testbench编写方法

发表于 2009-5-12 08:57:19 | 显示全部楼层

下来看看,也许会有用的啊

回复支持反对

发表于 2009-5-15 10:18:51 | 显示全部楼层

谢谢你

回复支持反对

发表于 2009-5-17 15:30:36 | 显示全部楼层

学习中

回复支持反对

发表于 2009-5-17 22:18:14 | 显示全部楼层

good!good!

发的挺好的!

回复支持反对

发表于 2009-5-19 16:24:54 | 显示全部楼层

很不错，谢谢~

回复支持反对

发表于 2009-5-24 19:56:05 | 显示全部楼层

正需要，谢谢啦

回复支持反对

发表于 2009-6-7 11:29:40 | 显示全部楼层

very good !thank you

回复支持反对

发表于 2009-6-8 01:44:42 | 显示全部楼层

好东东！！

回复支持反对

发表于 2009-6-8 11:07:35 | 显示全部楼层

非常感谢啊

感谢。

回复支持反对

发表于 2009-6-8 18:58:52 | 显示全部楼层

thanks for sharing

回复支持反对

1 2 345 6 7 8 9 10 ... 24 / 24 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:54 , Processed in 0.033544 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表