设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › VerilogHDL及其Testbench编写方法

1 ... 6 7 8 91011 12 13 14 ... 24 / 24 页下一页

返回列表发新帖

楼主: maxidy

VerilogHDL及其Testbench编写方法

发表于 2009-12-13 00:08:04 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

发表于 2009-12-14 21:33:35 | 显示全部楼层

下载看看

回复支持反对

发表于 2009-12-15 03:37:30 | 显示全部楼层

基础的基础啊

回复支持反对

发表于 2009-12-15 17:21:00 | 显示全部楼层

谢谢

回复支持反对

发表于 2009-12-20 20:01:17 | 显示全部楼层

希望对我现在的学习有用！！！

回复支持反对

发表于 2009-12-21 11:14:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-2-9 19:15:37 | 显示全部楼层

怎么下栽快点啊

回复支持反对

发表于 2010-2-9 19:16:47 | 显示全部楼层

怎么下栽快点啊

回复支持反对

发表于 2010-2-9 19:25:07 | 显示全部楼层

怎么下栽快点啊

回复支持反对

发表于 2010-2-9 19:47:49 | 显示全部楼层

怎么下栽快点啊

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 24 / 24 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:46 , Processed in 0.129967 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表