设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › VerilogHDL及其Testbench编写方法

1 ... 7 8 9 101112 13 14 15 ... 24 / 24 页下一页

返回列表发新帖

楼主: maxidy

VerilogHDL及其Testbench编写方法

发表于 2010-2-9 22:29:48 | 显示全部楼层

怎么下栽快点啊

回复支持反对

发表于 2010-2-14 22:34:43 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-2-20 20:30:04 | 显示全部楼层

好东西，值得下载

回复支持反对

发表于 2010-3-27 18:14:59 | 显示全部楼层

非常感谢~

回复支持反对

发表于 2010-4-9 18:45:41 | 显示全部楼层

I need to learn how to write verilog testbench
thx in advance

回复支持反对

发表于 2010-4-9 20:18:33 | 显示全部楼层

thank you very much

回复支持反对

发表于 2010-4-11 08:20:15 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

发表于 2010-4-11 08:23:07 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

发表于 2010-4-11 08:41:43 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

发表于 2010-4-11 09:05:21 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 24 / 24 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:51 , Processed in 0.077712 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表