在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: maxidy

VerilogHDL及其Testbench编写方法

[复制链接]
发表于 2010-2-9 22:29:48 | 显示全部楼层
怎么下栽快点啊
发表于 2010-2-14 22:34:43 | 显示全部楼层
thanks for sharing
发表于 2010-2-20 20:30:04 | 显示全部楼层
好东西,值得下载
发表于 2010-3-27 18:14:59 | 显示全部楼层
非常感谢~
发表于 2010-4-9 18:45:41 | 显示全部楼层
I need to learn how to write verilog testbench
thx in advance
发表于 2010-4-9 20:18:33 | 显示全部楼层
thank you very much
发表于 2010-4-11 08:20:15 | 显示全部楼层
ddddddddddddddddddddd
发表于 2010-4-11 08:23:07 | 显示全部楼层
ddddddddddddddddddddd
发表于 2010-4-11 08:41:43 | 显示全部楼层
ddddddddddddddddddddd
发表于 2010-4-11 09:05:21 | 显示全部楼层
ddddddddddddddddddddd
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:51 , Processed in 0.088235 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表