在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
作者 回复/查看 最后发表
[求助] lpddr5 jedec spec ht_lch 2022-8-31 02486 ht_lch 2022-8-31 17:53
FPGA的反向逻辑设计  ...2 taurian 2009-11-23 1215923 wei19882004 2022-8-31 13:54
[求助] 关于UPF中level shifter的问题 NoSaviour 2022-8-31 11836 NoSaviour 2022-8-31 11:10
[求助] verilog的if语句  ...2 404_not_found 2022-8-26 103809 mrlong 2022-8-31 10:36
[求助] Dc综合各种warning截图,求助  ...23 petrel87 2016-5-30 2013699 zzc66 2022-8-31 09:55
[求助] spyglass在数字IC设计中的作用? 统计局呵呵 2022-8-24 62467 armyjiang 2022-8-30 18:25
[求助] aurora ip核 GTX高速接口 追乐人66 2022-8-30 31770 Love24 2022-8-30 17:34
[求助] DP协议Mvid Nvid取值 - [悬赏 1 信元资产] lhlbluesky 2022-8-25 13241 lhlbluesky 2022-8-30 16:55
[求助] 如何在ASIC中存储大量数据(ram) 顾北 2022-8-25 42276 顾北 2022-8-30 15:45
[求助] 新手入门求指导 新人帖 高桥凉介 2022-8-25 32365 mengjinzhe 2022-8-30 09:50
[讨论] AMBA协议中 APB、AHB、AXI传输效率 新人帖 zailushanglirui 2022-8-10 22167 冰峰漫步 2022-8-30 09:03
[求助] 求问VCS安装时找不到lmgrd的问题 新人帖 luoch28 2020-11-15 73948 sunxkechd 2022-8-30 07:03
[资料] DATA1 lancerone 2022-8-28 02390 lancerone 2022-8-28 23:22
[原创] DDR 时序参数 ---基于DDR4 沉睡的狮子888 2022-8-27 01852 沉睡的狮子888 2022-8-27 14:17
[其它] 删贴 - [售价 2 信元资产] 404_not_found 2022-8-26 21991 404_not_found 2022-8-26 15:56
[其它] 删贴 - [售价 2 信元资产] 404_not_found 2022-8-26 31855 404_not_found 2022-8-26 15:44
[原创] 芯片设计外包一站式 fish520 2022-8-26 01958 fish520 2022-8-26 14:11
[原创] 老旧笔记本安装vcs仿真的新玩法 WALI-123 2022-7-29 52560 WALI-123 2022-8-26 09:43
[原创] 基于FPGA之低速协议设计实验手稿及源码 精华3  ...23456..19 qinzhanao 2015-8-5 18981354 苦学僧 2022-8-25 17:29
[原创] MF-TDMA SCPC TPC QPSK DVB-S2 新人帖 ning_yue 2022-8-24 01590 ning_yue 2022-8-24 20:49
[求助] DVB-S2的LDPC编码在FPGA上用verilog实现  ...2 ygq0107 2012-4-24 147867 ning_yue 2022-8-24 20:39
[转贴] FPGA如何入门 西湖水 2022-8-24 01913 西湖水 2022-8-24 17:14
[原创] 关于跨时钟域的必要知识 羽无芯 2021-1-23 85615 西湖水 2022-8-24 17:07
[求助] 求:Verilog HDL 入门(第三版)练习题答案 qingfengjuechen 2022-8-15 11938 西湖水 2022-8-24 17:04
[求助] 有没有便宜大碗的FPGA开发板 hellcer 2022-8-16 11855 工大鱼肉 2022-8-24 08:56
[求助] .lib文件如何转化为.db文件  ...2 daiyijun 2011-9-9 1922332 西巴 2022-8-23 19:17
[求助] 在时序块always里面写组合逻辑会发生不可预知的错误吗? 新人帖  ...2 TOPEEP108 2022-8-14 102274 kuolifeng 2022-8-23 13:35
[原创] 浅谈DDR ECC功能以及RTL仿真 --总结3 沉睡的狮子888 2022-8-22 02943 沉睡的狮子888 2022-8-22 20:46
[求助] AHB AXI中bufferable与cacheable用的时候有啥区别呢 雨中有座沧浪亭 2022-8-22 02456 雨中有座沧浪亭 2022-8-22 19:02
[求助] 发现PT report_crpr的一个bug stillwind1982 2015-7-7 43927 haoshiyang 2022-8-22 17:15
[资料] VerilogHDL那些事儿_建模篇 zyqbluesky 2015-11-2 73948 chinashixian 2022-8-22 17:04
问:滤波器的本质,是如何滤波的?  ...23 windzjy 2007-9-3 2816386 请用心浇灌我 2022-8-22 09:12
[原创] 浅谈refresh&self refresh 仿真 --总结二 沉睡的狮子888 2022-8-20 12213 lvnanll 2022-8-20 16:24
[求助] 关于DDR3(MIG IP)引脚分配的问题 TUJzzz 2022-8-19 02263 TUJzzz 2022-8-19 15:21
[原创] 乒乓操作 羽无芯 2021-1-23 64422 GLAurora 2022-8-19 13:07
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 13:07 , Processed in 0.106416 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块