EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 85 86 87 888990 91 92 93 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] Need Synopsys Primetime 2018	prabakaran_vlsi 2021-9-7	22243	皓辰 2022-11-4 10:49
[原创] 千兆网项目课说明书	chop147 2022-11-4	01479	chop147 2022-11-4 09:53
[求助] 求助，SPI从机verilog编码 ...2	xjtujie 2013-9-30	1213814	燕南飞 2022-11-4 09:27
[求助] mbist时钟插入	Echo-绘梨衣 2022-9-27	52340	1016958509 2022-11-3 20:34
[求助] PT后保存的.sdf文件中无typ值，求解决办法	1027199631 2016-5-6	12866	ccccherish 2022-11-3 19:25
[求助] 关于spi cpol 和 cpha 四种模式 ...2	小稀 2017-12-15	136151	Captain_Rail 2022-11-3 16:35
[求助] APB为什么要划分setup和access了两个阶段	雨中有座沧浪亭 2022-8-15	32048	jgwdnb 2022-11-3 16:16
[原创] LATTICE 一拖八离线下载器	chenlidong 2022-11-2	12023	chenlidong 2022-11-3 14:12
[求助] vivado遇到的问题 please specify a valid QuestaSim directory name	zhangye 2022-11-2	21750	zhangye 2022-11-3 09:46
[原创] VCD2VEC perl 脚本 ...2	warmheard 2012-4-3	1311331	xieerman1 2022-11-3 08:42
[求助] liberate在执行.tcl文件的时候出现too many nested evaluations(infinite loop?)	xbuilder 2022-9-1	32441	Pangzi_yrj 2022-11-2 15:39
[求助] 时序约束中的约束值是如何确定的	zane_z 2022-11-2	01593	zane_z 2022-11-2 14:08
[求助] 32bit×32bit高速乘法器verilog设计 - [悬赏 100 信元资产]	开心的彭彭 2022-10-31	12008	niuniu4 2022-11-1 15:57
[求助] VHDL项目如何使用SVA,不能集成到design code里面吗？	温柔阴影 2022-10-31	01559	温柔阴影 2022-10-31 16:20
[求助] ARM烧写FPGA程序的一个问题	djqlyy2922 2022-10-31	01768	djqlyy2922 2022-10-31 13:22
[求助] VIP的问题	ICJJ 2022-10-26	42064	ICJJ 2022-10-31 11:27
[求助] 跪求有支持outstanding和乱序以及interliving的AXI的代码，想学习一下	alliswell022 2022-10-31	01276	alliswell022 2022-10-31 10:14
[原创] 明德扬——JESD 204B 课介绍	chop147 2022-10-31	01920	chop147 2022-10-31 09:57
[求助] Verilog模块间传输数据的使能信号用电平信号还是脉冲信号呢？	WindsLike 2022-10-24	32063	WindsLike 2022-10-31 08:42
[资料] 逻辑电路设计DE2-115实战宝典 ...2 3	平凡的足迹 2014-5-22	2714651	hchen0730 2022-10-30 17:09
[求助] 请教一下两种FPGA系列烧写的差异	djqlyy2922 2022-10-28	11558	RayZyl 2022-10-30 10:42
[求助] 初学者请教关于开发板的问题，哪一家的zynq开发板教程做得比较好？	xinkewei 2022-10-10	32135	dodoee 2022-10-29 22:25
[资料] SPI接口详细讲解	gerry1512 2022-4-29	73741	gerry1512 2022-10-28 17:37
[讨论] Windows下Verdi 2016、VCS等工具安装使用 - [阅读权限 10] ...2 3 4 5	superpig2b 2017-5-21	411251	cwpeng 2022-10-28 17:15
[求助] 请教一下生成BIT文件大小的问题	djqlyy2922 2022-10-28	11609	djqlyy2922 2022-10-28 11:43
[资料] 覆盖率资料 ...2 3 4	sjs132 2017-7-24	3712467	xutao8 2022-10-28 10:38
[求助] 关于DDR读写的一个问题	djqlyy2922 2022-10-17	51894	djqlyy2922 2022-10-28 10:21
[求助] 在跑vcs遇到了错误，小白刚入门	saber1 2022-10-24	31372	saber1 2022-10-27 11:12
[讨论] 有朋友用过verisilicon的isp么，感觉好用么，PPA、IQ什么的	工大鱼肉 2022-10-27	01919	工大鱼肉 2022-10-27 09:45
[求助] 请问怎么用memory complier生成伪双端口ram	saber1 2022-10-26	01439	saber1 2022-10-26 21:20
[求助] DUV 7nm性价比	wanghu_msee 2022-8-11	72358	ttuan 2022-10-26 10:45
[资料] (学习资料）光纤项目课	chop147 2022-10-26	01941	chop147 2022-10-26 10:21
[求助] 求一份library compiler2015以下的安装包 ...2	dreamer180 2020-4-29	155647	c340126c3401261 2022-10-25 13:44
[求助] 谁有Audio Engineering Society的会员？	magic1lin 2022-10-24	01564	magic1lin 2022-10-24 19:07
[求助] set_disable_clock_gating_check	dyytx 2019-11-5	34394	henry.wang 2022-10-24 17:37

1 ... 85 86 87 888990 91 92 93 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块