在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
作者 回复/查看 最后发表
[求助] 什么情况下用OCC parent child结构 keebope 2022-10-24 01581 keebope 2022-10-24 16:29
[资料] 晶宸半导体NUC972产品手册+开发板资料  ...2 shejidedao 2020-10-23 177127 y13264720081 2022-10-24 14:58
[求助] PTPX问题请教 牛玉祥 2015-9-21 76623 Isaac_V 2022-10-24 11:48
[求助] 请问關於 Design Compiler 综合的错误讯息 yungchan 2022-2-25 22654 rfish 2022-10-23 16:09
[解决] uvm 对象定义 新人帖 hefuzhang 2022-10-22 02152 hefuzhang 2022-10-22 10:13
[求助] 求28nmPDK完整包 新人帖 xiaoz04 2021-1-5 85324 snowang1 2022-10-21 18:41
[招聘] 北京,数字设计经理(安全方向),带10人左右,薪资Open可谈 谁来帮看一下 2022-9-23 52453 谁来帮看一下 2022-10-21 18:30
[求助] 合肥长鑫和上海贝岭数字设计offer如何选择 新人帖  ...2 飞机卡上了巨蟹 2022-10-10 103527 飞机卡上了巨蟹 2022-10-21 11:29
[原创] Ad8488笔记 chop147 2022-10-21 12032 伪界 2022-10-21 11:20
[求助] 生成时钟不被识别 温柔阴影 2022-10-21 01806 温柔阴影 2022-10-21 11:00
[统计] 统计你的RTL级验证工具  ...2345 dreamylife 2011-11-3 4431774 lbzhu 2022-10-20 21:47
[求助] primetime 设置问题,望大神解答(已经解决) Airlex 2016-10-27 53514 jishuya 2022-10-20 21:45
[求助] 求问 latency 与 timing的区别 shawnelee88 2011-6-23 74814 TommyShelby 2022-10-20 15:55
[求助] 请问谁有PCIE3.0的DMA 逻辑程序,有偿求购! wandtdk 2021-2-27 62758 wpz123 2022-10-19 19:45
[讨论] PCIE参考时钟与数据恢复时钟的关系  ...2 lianyou102 2015-11-18 1017007 yishuibihan 2022-10-19 19:11
[求助] UPF的仿真问题 freemanhans 2022-10-19 52208 freemanhans 2022-10-19 14:00
[求助] FPGA解调AM信号频率是调制信号的两倍 lkycamel 2022-10-18 41644 lkycamel 2022-10-19 13:17
[原创] xilinx2019.2软件和license 新人帖  ...2 narutozxp 2020-3-27 126914 czhao55 2022-10-18 16:54
[讨论] 使用过synplify premer 2018-06-sp1的小伙伴进来讨论下 zzj0329 2021-1-22 12365 yuming_ziyi 2022-10-17 21:10
[求助] 求助,高速串行接口prbs测试的模式及区别!! ino1988 2013-8-26 25673 cnanren 2022-10-16 17:39
[求助] 关于优化删除特定module的问题 rv_1101 2022-10-15 01352 rv_1101 2022-10-15 10:13
[求助] 如何利用formality列出每一个逻辑锥的所有输入 - [悬赏 100 信元资产] bjzhaoxh77 2022-10-13 41904 bjzhaoxh77 2022-10-14 11:24
[求助] 请问多通道dma比单通道dma有什么优势? 三色阳光 2022-10-12 31928 Mucar 2022-10-14 09:00
[求助] Introduction to Device Modeling and Circuit Simulation 梧桐 2014-8-4 42829 ni2121 2022-10-13 23:19
[资料] 2017 Formality Training。教程  ...234 脚步足迹 2018-8-10 3411560 uchida 2022-10-13 09:41
[求助] Coreconsultant的IP level simulation突然terminated的问题 wt2110 2022-9-29 31861 wt2110 2022-10-12 10:11
[求助] 数字电路时序图的一点困扰 pengpengjy 2022-10-11 21837 pengpengjy 2022-10-11 21:44
[求助] 芯片内部的总线延迟如何测试? dqwuf2008 2022-10-11 01598 dqwuf2008 2022-10-11 16:50
[原创] 芯片设计服务 fish520 2022-10-11 01998 fish520 2022-10-11 16:48
[原创] 跟着我从零开始入门FPGA(一周入门XXOO系列) 精华3  ...23456..13 McuPlayer2013 2013-3-26 12581146 xutao8 2022-10-10 17:21
[求助] FPGA实现轻量级cnn? - [悬赏 100 信元资产] z1078457781 2022-10-10 01946 z1078457781 2022-10-10 11:11
[原创] verilog仿真 可以有双top啊。。。双top间还可以相互赋值 atlandis 2022-10-10 01750 atlandis 2022-10-10 10:29
[求助] vivado 中调用ip 网表 watertree 2022-9-21 32669 watertree 2022-10-10 08:05
[招聘] CIS大牛请进 IC小蜜蜂 2022-10-9 02199 IC小蜜蜂 2022-10-9 19:00
[讨论] Verilog层级引用(hierarchical reference)有没有可综合的情况? Topiler 2022-9-27 32715 Topiler 2022-10-8 19:22
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 13:04 , Processed in 0.140064 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块