EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 68 69 70 717273 74 75 76 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] failed to compute c-effective for the timing arc	junxliu 2022-11-23	11174	Hiroshi 2023-6-16 17:28
[资料] PT1_2008.06_LG & SG (lab guide & student guide) ...2	脚步足迹 2018-8-23	155893	jason182 2023-6-15 17:49
[求助] 1111	sktwo 2023-6-15	11239	Jasonszm 2023-6-15 14:47
[求助] quartus编译没问题，modelsim仿真没有信号	rsw 2023-6-14	01230	rsw 2023-6-14 17:41
[求助] cetos7下执行./simv -gui的问题 - [已解决]	weizqsocool 2020-6-8	106911	林冬一 2023-6-12 20:52
[求助] 请问谁有uart-lin 这个ip 吗？	cuiyu1981 2023-6-10	11110	Mucar 2023-6-12 17:11
[求助] 怎样设计这样的2-to-1 multiplexer呢？	orientview 2023-6-12	11125	jzr1989 2023-6-12 16:00
[转贴] FPGA中的上拉下拉电阻以及开漏推挽输出电路	zhongyan 2020-2-16	48249	john.jiang 2023-6-12 15:31
[讨论] 5000字！FPGA开发必须知道的五件事	苏格不拉底 2023-4-11	21807	Cardo 2023-6-12 10:51
[求助] modelsim仿真时怎样查看主模块内部的寄存器值	daneast 2015-11-13	33003	Do_Tonight 2023-6-10 21:58
[求助] pin array在原理图里面的设置	调皮捣蛋 2023-6-9	01213	调皮捣蛋 2023-6-9 22:45
[求助] 有没有人用过Xilinx的kira k26这块板子	Esanan 2023-5-26	11379	jinjz 2023-6-9 14:07
[求助] ultrascale mipi	happysingle 2023-6-7	11450	happysingle 2023-6-8 13:32
[求助] 关于Xilinx的一些时序约束问题 ...2	nateriver93 2016-5-21	136693	john.jiang 2023-6-8 13:16
[原创] 刘明院士又发JSSC了	orientview 2023-6-7	11846	jiangnaner 2023-6-7 10:20
[原创] ILA踩坑合集	非不可吗 2023-5-30	22175	Leon.sl 2023-6-7 08:58
[求助] PCIE有什么能写进简历里的开源项目吗	sktwo 2023-6-6	01569	sktwo 2023-6-6 18:59
[求助] 如何验证PRBS	怪咖0924 2023-5-11	11522	jy040208 2023-6-6 17:29
[求助] 一直有一个疑问，IC设计中的BRAM是要咋调用	devindang 2023-5-13	31556	jy040208 2023-6-6 17:25
[求助] 方向选择	ShiLuyao222 2023-5-21	21571	jy040208 2023-6-6 17:17
[求助] 求教一个关于分频的题	devindang 2023-5-22	31623	jy040208 2023-6-6 17:15
[求助] ASIC 时钟mux约束	玉林枫 2022-11-15	72504	wangli_peking 2023-6-5 15:39
[原创] 北京急需做TOP的PD	微电子猎头 2023-6-5	01147	微电子猎头 2023-6-5 10:24
[求助] 怎么理解CMOS的LVDS接口？ ...2	YYFFLLMMNN 2017-12-28	117673	WXF--YBB 2023-6-5 09:19
[资料] Chip-Chat: Challenges and Opportunities in Conversational Hardware Design	轩辕志瑜 2023-6-3	12035	jsncepu 2023-6-4 21:54
[原创] STA中的timing loops应该怎么理解呢	Marvin.Liang 2018-6-22	77844	Holtek12 2023-6-4 21:50
[求助] 比特流中毛刺严重	xdf666 2023-5-29	21719	gerry1812 2023-6-3 22:05
[求助] DC综合错误解决办法求解	chongtongxue 2016-10-27	76932	gerry1812 2023-6-3 21:48
[求助] 关于jtag的问题，	苍穹521earth 2023-4-13	82064	gerry1812 2023-6-3 21:45
[求助] 一个模块的真值表在工艺库中找不到对应的模块	leos23 2023-6-2	11291	jzr1989 2023-6-2 18:39
[原创] Malogic FPGA 开发板方案及硬件整体出售	dodoee 2023-6-1	11622	dodoee 2023-6-1 22:26
[求助] vcs后仿指定模块nospecify notimingcheck	52927605@qq.com 2023-6-1	22285	52927605@qq.com 2023-6-1 14:53
[原创] 手机大厂自研芯片	微电子猎头 2023-5-4	11922	MARCO_RFer 2023-6-1 08:33
[求助] set_input_delay，相对时钟具体指哪个？	lipoi 2023-5-31	21757	lipoi 2023-5-31 23:26
[求助] Verilog 中 specify延迟和门单元延时冲突问题	waynetest616 2023-5-31	11481	mgc455 2023-5-31 18:11

1 ... 68 69 70 717273 74 75 76 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块