EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 72 73 74 757677 78 79 80 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] clock generator(verilog code)	jun_dahai 2012-1-17	46165	jun_dahai 2023-4-25 14:57
[转贴] 关于AXI4总线的学习（转载） ...2	wsz561208 2015-10-28	1010153	jdfish 2023-4-25 14:33
[统计] fpga	wb312_0 2023-4-25	02268	wb312_0 2023-4-25 13:38
[求助] VCS仿真	Yvonne_m 2023-4-21	31931	Yvonne_m 2023-4-25 10:01
[原创] 寄存器异步复位能否赋予一个非0值？	american007 2023-2-19	72328	american007 2023-4-25 07:08
[求助] synopsys spyglass VS mentor 0in	huluxing123 2023-4-24	01608	huluxing123 2023-4-24 18:56
[求助] 为什么我发现Verilog2001标准里面模块的定义还可以使用命名端口连接，这不是模块例化	日晨难再 2023-4-24	01376	日晨难再 2023-4-24 18:48
recovery time 和 removal time 是什么呀? ...2 3 4	iamsofine 2006-12-16	3333737	来来UCAS 2023-4-24 15:59
[求助] 读入波形做综合	zsftm 2023-4-24	01580	zsftm 2023-4-24 14:48
[求助] DC前端综合PAD input_delay和output_delay 约束问题	许learner 2023-4-23	11712	robin0612 2023-4-24 14:15
[求助] 51MCU C2接口上升沿之后采数据亚稳态的理解	fxkic 2023-4-24	01225	fxkic 2023-4-24 11:43
[求助] IC Compiler里跑出的total number of ptconns是什么意思	ahgyay 2023-4-24	01195	ahgyay 2023-4-24 10:36
[讨论] Verilator 经验	xiaoxiaochen 2010-10-29	24099	cao_phi_ho 2023-4-24 09:50
[求助] 求问有人能看懂这个优化策略吗？	lipoi 2023-4-20	41745	lipoi 2023-4-23 22:10
[讨论] 触发器为什么需要满足建立时间和保持时间 ...2	tianyan_chn 2015-9-2	1510307	夹角鞋 2023-4-23 19:37
[求助] 使用formality 对比rtl和DC综合的网表问题	许learner 2023-4-23	21520	许learner 2023-4-23 17:15
[资料] VK3602K SOP8适用于打印机，手电筒，扬声器等2键2通道触摸检测芯片	shubashushi66 2023-4-23	01704	shubashushi66 2023-4-23 15:54
[求助] 如何设计一个SOC调试电路	zhangyp 2023-4-19	72037	eisbergeisberg 2023-4-23 10:50
[求助] DC多驱动约束路径设置 - [悬赏 10 信元资产]	ZTQNB 2023-4-23	01706	ZTQNB 2023-4-23 10:05
[求助] bash: ./lmgrd: /lib/ld-lsb.so.3: bad ELF interpreter: 没有那个文件或目录 ...2	海阔天空hou 2014-12-22	1316342	沉淀学子 2023-4-21 16:54
[招聘] 外企IP供应商，FAE（需数字设计背景），上海、南京or在家，地点不限，薪资：Base+股票 ...2	谁来帮看一下 2022-8-16	124503	谁来帮看一下 2023-4-21 14:23
[求助] set_case_analysis设置成功却没作用 - [悬赏 10 信元资产]	ZTQNB 2023-3-15	72437	ZTQNB 2023-4-21 09:54
[求助] 复旦大学H.265	mldxl. 2023-4-20	11975	minidust 2023-4-20 22:35
[求助] 【spyglass使用】sgdc输入管脚漏写怎么检查 - [悬赏 20 信元资产]	wangli_peking 2023-4-17	21641	wangli_peking 2023-4-20 10:16
[求助] 关于前端RTL代码到standcell映射的问题	Aflodit 2023-4-18	51580	zhangyp 2023-4-19 21:45
[求助] DC前端综合芯片PAD类型约束	许learner 2023-4-11	61843	许learner 2023-4-19 18:50
[原创] 关于准静态信号	lzhj21 2023-4-18	22988	lzhj21 2023-4-19 17:20
[求助] NCverilog 综合后防问题 ...2	lddyx123 2014-4-28	1621354	wei2022 2023-4-19 17:10
[讨论] good document for rtl designers ...2 3	rocking_vlsi 2017-12-21	277875	alisone 2023-4-19 16:09
edif流程设计 ...2	woodmansx 2007-9-26	198742	liaohero 2023-4-19 16:06
[讨论] 寄存器堆&门控时钟	fatal404 2023-4-18	01776	fatal404 2023-4-18 09:32
[讨论] ise如何使不同厂家的元件库相互映射起来	949649117 2015-8-13	12837	忍者神硅 2023-4-17 20:51
[求助] 综合什么时候需要创建时钟，什么时候不需要？	zhiwenhao 2023-4-17	21720	huluxing123 2023-4-17 13:52
[求助] 关于紫光DDR ip的问题	nullptr 2023-4-12	41905	nullptr 2023-4-15 12:57
[招聘] 智能座舱、大算力芯片，Base上海、西安，急需各方向的设计、验证Leader~	谁来帮看一下 2023-3-16	61953	liji88164904 2023-4-14 17:04

1 ... 72 73 74 757677 78 79 80 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块